San Jose, Flash Memory Summit 2014, Starnberg, 5. Aug. 2014 – PCIe SSD Technologiedemo erzeugt 3.0 Mio. IOPS bei 1,5 us Zugriffszeit auf Basis NVM PCM…
Zum Hintergrund: Storage Class Memory (SCM) ist der Überbegriff für eine neue nicht-mechanische Speicherhierarchie, die neben NAND Flash auch PRAM (PCM) oder in Zukunft weitere Optionen wie z.B. Atomic Scale Memory (siehe IBM Research) abbildet. PCM ist extrem schnell und nicht-flüchtig (non-volatil), aber bislang teurer als Flash. An der notwendigen Robustheit und Stabilität für einen breiten Unternehmenseinsatz wird derzeit noch von verschiedener Anbieterseite gearbeitet (Numonyx, Intel, Samsung, IBM etc.). HGST – Tochterunternehmen von Western Digital – präsentiert nun im Rahmen einer Demo auf dem US - Flash Memory Summit 2014 eine neue Architektur für Solid State Drives (SSDs) mit PCM.
- Die PCM (Phase Change Memory) Speichertechnik von HGST wird in Kombination mit einem neuen, latenzoptimierten Schnittstellenprotokoll gezeigt. Teil der SSD-Demonstration ist dabei eine PCIe-Schnittstelle, die ca. drei Millionen Random Read I/Os pro Sekunde mit jeweils 512 Bytes bei einer Random Read Zugriffslatenz von 1,5 Mikrosekunden (us) überträgt.
- Damit lassen sich Ergebnisse erzielen, die mit existierenden SSD-Architekturen und NAND-Flash nicht möglich sind. Diese Leistung ist laut HGST um Größenordnungen schneller als heutige flashbasierte SSDs, was eine neue Klasse von blockbasierten Speichersystemen zur Folge haben kann.
Informationen zu diesem Themenkomplex finden Sie übrigens auch unter folgendem Link:
Anwendungen für zukünftige, nichtflüchtigen Speicher (NVM)
Der für die Demo verwendete Speicher besteht aus Phasenwechselspeicher (Phase Change Memory, PCM) - Bausteinen mit einer Kapazität von derzeit 1.0 GB. PCM ist eine nichtflüchtige Speicherklasse (SCM) mit hoher Speicherdichte, der im Gegensatz zu NAND-Flashspeichern deutlich höhere Lese- und Zugriffszeiten liefert. Damit das Serversystem und die Softwareanwendungen davon sinnvoll Gebrauch machen kann, hat HGST eine leistungsoptimierte Schnittstellenarchitektur mit sehr niedriger Latenz entwickelt, bei der die jeweilige Speichertechnologie keine Rolle spielen soll. Der neue Controller integriert 45 nm 1 GB PCM-Chips und repräsentiert den Prototyp einer PCIe Gen 2x4 SSD-Karte mit voller Höhe-/Länge.
- Um Latenzen von ca. 1 us zu erreichen, entwickelte HGST zusammen mit Forschern der University of California dazu ein neues Kommunikationsprotokoll.
- Dieses wurde Anfang des Jahres auf der Usenix Konferenz 2014 für Dateien- und Speichertechnologien File and Storage Technologies, FAST vorgestellt.
Eine neue Speicherklasse
„Drei Millionen IOPs sind herausragend, aber dies ist nicht der aufregendste Teil der Demonstration“, erklärte Dr. Zvonimir Bandic, Manager für Speicherarchitekturen, der in der Forschung bei HGST arbeitet. „Der wirklich aufregende Teil ist die Fähigkeit, Latenzen von fast 1 us für Random Reads in kleinen Blöcken zu liefern. Das ist mit NAND-Flash und heutigen Controller- und Schnittstellentechnologien einfach nicht möglich.“
Der größte Vorteil, der sich aus den neuen NVMs im Vergleich zu NAND-Flash nach Meinung von HGST ergibt, liegt darin, dass die Read-Latenzen um mehr als zwei Größenordnungen geringer sind. Um daraus einen Nutzen zu ziehen, werden neue Controller- und Schnittstellentechnologien benötigt. Das aktuelle NVMe-Protokoll stellt kein Problem im Zusammenhang mit NAND-Flash dar, ist aber für neue PCM-Technologien unzureichend.
Die PCM SSD von HGST wird am Stand 316 beim Flash Memory Summit 2014 im Santa Clara Convention Center vorgeführt, der am Mittwoch, 6. und Donnerstag, 7. August in Santa Clara in Kalifornien stattfindet.
Weitere Informationen zur Forschung & Entwicklung bei HGST finden Sie im Bereich "Science of Storage"