Grundstein für eine Reihe von High‑Speed‑TSN IP-Cores. Synchronisations-Genauigkeiten von unter 10 Nanosekunden in Ethernet-Netzwerken. Linux Treiberpakete sowie Referenzimplementationen zur schnelleren Implementierung…
Hintergrund
Die Anforderungen an Ethernet-Netzwerke in Automotive, Industrie und sicherheitskritischen Anwendungen steigen: Immer höhere Datenraten müssen mit exakt planbaren Zeitabläufen kombiniert werden. Das Fraunhofer Institut für Photonische Mikrosysteme IPMS reagiert darauf mit einem neuen 10G TSN-Endpoint IP-Core, der deterministische Echtzeitkommunikation mit Datenraten bis 10 Gbit/s ermöglichen soll.
Übersicht zur Ankündigung (Quelle: IPMS)
„Der neue 10G TSN-Endpoint (EP) erweitert das Portfolio an Time-Sensitive-Networking (TSN) IP-Cores des Fraunhofer IPMS. Er adressiert anspruchsvolle Anwendungen bei denen höchste Bandbreiten, präzise Zeitsynchronisation und zeitlich exakt planbare, zuverlässige Datenübertragung entscheidend sind. Gegenüber den bisherigen 1G TSN IP-Cores ermöglicht der neue 10G TSN-EP IP-Core eine Verzehnfachung des Datendurchsatzes bis zu 10 Gbit/s bei durchgängig deterministischem Verhalten über das gesamte Netzwerk hinweg. Damit unterstützt er die Entwicklung von Echtzeit-Ethernet-Netzwerken der nächsten Generation.
Präzise Zeitsynchronisation im Nanosekundenbereich
Technisch setzt der neue 10G TSN-EP IP‑Core auf eine robuste, hardwarebeschleunigte Umsetzung der Zeitsynchronisation nach IEEE 802.1AS‑2020 (gPTP). Dadurch erreicht er Synchronisationsgenauigkeiten von unter 10 Nanosekunden in Ethernet-Netzwerken und gewährleistet stabile Zeitbasen auch bei sehr hohen Datenraten. Unterstützt werden zentrale TSN‑Standards wie IEEE 802.1Qav für Audio/Video‑Traffic‑Shaping, IEEE 802.1Qbv für zeitgesteuertes Scheduling, IEEE 802.1Qci für Per‑Stream‑Policing sowie IEEE 802.1CB (FRER) für redundante, fehlertolerante Übertragungen.
Einfache Integration und kurze Time-to-Market
Für eine schnelle Implementierung stellt das Fraunhofer IPMS leistungsstarke Linux-Treiberpakete und Referenzimplementationen bereit. Letztere decken sowohl native XGMII-Schnittstellen auch gängige 10G-Interfaces wie 10G-BASE R / SFI / XFI ab, beispielsweise auf AMD Xilinx FPGAs. Der 10G TSN-EP IP-Core ist für eine Vielzahl von FPGA‑ und ASIC‑Zielplattformen ausgelegt und kann so die schnelle Integration in kundenspezifische Designs erleichtern.
Breites Anwendungsspektrum
In modernen In‑Vehicle‑Netzwerken dient der 10G TSN-EP IP-Core als deterministischer Backbone für Domains wie ADAS, Infotainment und Zentralrechner. In der Sensorik ermöglicht er verlust- und jitterarme Datenpfade für Video, RADAR und LIDAR-Daten – auch bei simultanem Multistream‑Betrieb.
In der Industrieautomation unterstützt er skalierbare, echtzeitfähige Netzwerke für synchronisierte Antriebe, Robotik und Bildverarbeitungslinien. Planbare Latenzbudgets über das gesamte Netzwerk hinweg steigern die Zuverlässigkeit und Effizienz komplexer Produktionsanlagen.
Bildquelle: © Fraunhofer IPMS, Symbolbild 10G TSN-Endpoint.
Alexander Noack, Bereichsleiter Data Communication & Computing (DCC) am Fraunhofer IPMS in Dresden: „...Damit treiben wir die Entwicklung einer neuen Generation von IP-Cores für echtzeitfähige Hochgeschwindigkeits‑Ethernet‑Netzwerke voran, in denen exakte Zeitsynchronisation entscheidend ist – von Automotive über Industrie bis hin zu Raumfahrt und Verteidigung.“
Im Rahmen des Förderprojekts CeCas arbeitet das Fraunhofer IPMS an der Entwicklung einer Supercomputing Plattform für hochautomatisierte Automobile, bei der 25G TSN-Lösungen getestet werden. Ergänzend zum neuen 10G TSN-EP IP-Core befinden sich bereits ein 10G TSN-Switched‑Endpoint sowie ein 10G TSN-Switch in der Umsetzung und sollen laut Entwickler im Laufe des Jahres verfügbar sein.
Querverweis:
Unser Blogpost > Ethernet für KI-Storage und IT-Infrastruktur-Herausforderungen aus Speichernetzwerk-Sicht
Unser Beitrag > Integrierte Software-Plattform für KI-Fabriken auf Basis von Red Hat AI Factory with NVIDIA
Unser Beitrag > Helmholtz Munich erweitert HPE Cray XD670 Supercomputer-Cluster um 14 Systeme plus NVIDIA GPUs
Unser Beitrag > Memory Centric Storage MCSS: Fraunhofer ITWM zeigt neues Storagesystem erstmals auf ISC 2025